IRIS

NAPOLI, ETTORE

NAPOLI, ETTORE  

DIPARTIMENTO DI INGEGNERIA ELETTRICA E TECNOLOGIE DELL'INFORMAZIONE  

Mostra records
Risultati 1 - 20 di 191 (tempo di esecuzione: 0.059 secondi).
Titolo Tipologia Data di pubblicazione Autore(i) File
Analytical calculation of the breakdown voltage for balanced, symmetrical superjunction power devices 4.1 Articoli in Atti di convegno 2010 Napoli, Ettore; H., Wang; F., Udrea
On the design and the efficiency of coupled step-up dc-dc converters 4.1 Articoli in Atti di convegno 2010 Coppola, Marino; Lauria, Davide; Napoli, Ettore
High Speed Differential Resistor Ladder for A/D Converters 4.1 Articoli in Atti di convegno 2010 DE CARO, Davide; Coppola, Marino; Petra, Nicola; Napoli, Ettore; Strollo, ANTONIO GIUSEPPE MARIA; Garofalo, Valeria
Implementation of a Pulse-Holding Time-to-Digital Converter on an FPGA 4.1 Articoli in Atti di convegno 2013 Francesco, Brandonisio; Alberto, Prodomo; Michael Peter, Kennedy; Napoli, Ettore
One dimensional model for the duration of the high breakdown phase in deep depletion power devices 4.1 Articoli in Atti di convegno 2007 Napoli, Ettore
Progetto di sistemi elettronici digitali basati su dispositivi FPGA 3.1 Monografia o trattato scientifico 2011 Napoli, Ettore
High-speed Direct Digital Frequency Synthesizers in 0.25-um CMOS 4.1 Articoli in Atti di convegno 2004 Strollo, ANTONIO GIUSEPPE MARIA; DE CARO, Davide; Napoli, Ettore; Petra, Nicola
Mixed signal temperature control circuit for on-chip CMOS gas sensor 4.1 Articoli in Atti di convegno 2009 Garofalo, Valeria; P. K., Guha; S. Z., Ali; S., Santra; M. F., Chowdhury; Napoli, Ettore; F., Udrea
Breakdown Voltage for Superjunction Power Devices With Charge Imbalance: An Analytical Model Valid for Both Punch Through and Non Punch Through Devices 1.1 Articolo in rivista 2009 H., Wang; Napoli, Ettore; F., Udrea
Analytical models for electric field in superjunction power devices 4.1 Articoli in Atti di convegno 2009 Napoli, Ettore
Direct Digital Frequency Synthesizers using high-order Polynomial Approximation 4.1 Articoli in Atti di convegno 2002 Strollo, ANTONIO GIUSEPPE MARIA; Napoli, Ettore; DE CARO, Davide
Test Pattern Generator for Hybrid Testing of Combinational Circuits 4.1 Articoli in Atti di convegno 2001 DE CARO, Davide; Mazzocca, Nicola; Napoli, Ettore; Saggese, G. P.; Strollo, ANTONIO GIUSEPPE MARIA
New Design of Squarer Circuits Using Booth Encoding and Folding Techniques 4.1 Articoli in Atti di convegno 2001 Strollo, ANTONIO GIUSEPPE MARIA; Napoli, Ettore; DE CARO, Davide
New clock gating techniques for low power flip-flops 4.1 Articoli in Atti di convegno 2000 Strollo, ANTONIO GIUSEPPE MARIA; Napoli, Ettore; DE CARO, Davide
A New Global Optimization Algorithm and Its Application to MOSFET Model Parameter Extraction 4.1 Articoli in Atti di convegno 1996 Napoli, Ettore; Strollo, ANTONIO GIUSEPPE MARIA
An Automatic Parameter Extraction Technique for an Improved PiN Diode Circuit Model 4.1 Articoli in Atti di convegno 1997 Strollo, ANTONIO GIUSEPPE MARIA; Napoli, Ettore; L., Fratelli; G., Giannini
A New Algorithm for the Automatic Generation of Fuzzy Rules 4.1 Articoli in Atti di convegno 1996 Luciano, Angelo; Napoli, Ettore; R., Schiavo
Direct digital frequency synthesizers with polynomial hyperfolding technique 1.1 Articolo in rivista 2004 DE CARO, Davide; Napoli, Ettore; Strollo, ANTONIO GIUSEPPE MARIA
Constrained Piecewise Polynomial Approximation for Hardware Implementation of Elementary Functions 4.1 Articoli in Atti di convegno 2008 Strollo, ANTONIO GIUSEPPE MARIA; DE CARO, Davide; Petra, Nicola; Napoli, Ettore; Garofalo, Valeria
A Novel Truncated Squarer with Linear Compensation Function 4.1 Articoli in Atti di convegno 2010 Garofalo, Valeria; Coppola, Marino; DE CARO, Davide; Napoli, Ettore; Petra, Nicola; Strollo, ANTONIO GIUSEPPE MARIA